【財訊快報／記者李純君報導】Cadence(Nasdaq: CDNS)今日宣布推出小晶片(chiplet)生態系，首批加入IP合作夥伴包括Arm、Arteris、力旺( 3529 )、円星( 6643 )、SiliconCreations與Trilinear，以及proteanTecs，而晶圓代工合作廠商為三星。

Cadence表示，小晶片(chiplet)生態系指的是「從規格到封裝成品」(Spec-to-Packaged Parts ecosystem)，旨在降低工程複雜性，專為開發物理AI、資料中心、高效能運算(HPC)應用之小晶片客戶加速上市時間。而為降低風險並簡化客戶導入流程，Cadence正攜手三星晶圓代工合作，打造Cadence物理AI小晶片平台的矽原型，並於三星晶圓代工SF5A製程中預先整合合作夥伴的IP。Cadence物理AI小晶片平台的部分基礎系統原型，已預先整合了Cadence小晶片框架、UCIe 32G、LPDDR5X IP，並已成功通過全矽驗證。

Cadence與Arm亦攜手加速物理AI與基礎架構AI應用的創新。Cadence將利用先進的Arm Zena運算次子系統(CSS)與關鍵IP，強化其物理AI小晶片平台與框架。這項全新的解決方案能滿足汽車、機器人與無人機對次世代邊緣AI處理的嚴苛要求，並符合資料中心、雲端及HPC應用對標準化I/O與記憶體小晶片的需求。

Cadence運算解決方案事業群副總裁David Glasco表示：「隨設計複雜度提升，多晶片架構對於實現卓越效能與成本效益至關重要。Cadence的小晶片解決方案能優化成本並提供高度客製化彈性。透過整合我們豐富的SoC設計專業與生態系中預先驗證的IP，協助客戶降低風險，更有信心快速實現小晶片開發目標。」

Cadence已建構規格驅動的自動化系統，可生成結合Cadence IP與各方IP的小晶片框架，並具備管理、安全性與安全防護功能。在EDA工具流程上，該架構支援Cadence Xcelium邏輯模擬器進行無縫模擬，並透過Palladium Z3企業級模擬平台進行硬體模擬；在實體設計上，則利用即時回饋優化佈局佈線週期。此外，該架構完全符合Arm Chiplet System Architecture與未來的OCP規範，確保跨生態系的互操作性。

「隨著汽車、機器人及其他新興應用的運算需求激增，產業亟需具備高擴展性的解決方案，以在設計初期即導入更高性能、更卓越效率以及功能安全防護。透過利用Arm Zena CSS，Cadence的小晶片平台將滿足次世代智慧系統的需求，進而推動物理AI的發展版圖、加速小晶片的採用，並協助客戶降低設計複雜度。」 Arm物理AI事業部產品與解決方案副總裁Suraj Gajendra。

「Arteris的片上網路(NoC)IP產品（包括 Ncore 和 FlexNoC）始終走在創新尖端，我們很高興能支持Cadence的物理AI小晶片平台與小晶片框架。透過與Cadence合作，我們正協助客戶以高頻寬、可擴展且經量產驗證的互連技術，信心十足地為次世代多晶片系統採用小晶片架構。」 Arteris戰略行銷副總裁Guillaume Boillet。

「eMemory增強型的OTP產品，與Cadence小晶片框架中的Securyzr根信任 (Root of Trust)相輔相成。身為領先的非揮發性記憶體技術供應商，eMemory 技術與Cadence安全子系統的結合，使物理AI小晶片平台能提供安全儲存與長週期的金鑰管理，強化了Cadence在先進小晶片設計中為晶片對晶片(die-to-die) 安全與防護所奠定的堅實硬體基礎。」力旺董事長徐清祥。

透過這項值得信賴的夥伴關係，我們期待『從規格到封裝成品』小晶片生態系的成功擴張，並協助客戶為物理AI應用，包括次世代汽車設計，建立通往尖端矽解決方案的可靠路徑。」三星電子晶圓代工技術規劃副總裁 Taejoong Song。

「身為Cadence 的長期合作夥伴，我們很高興能透過『從規格到封裝成品』計畫深化合作。在過去15年中，我們已跨足各領先晶圓代工廠，為Cadence開發並交付超過100個客製化PLL。我們很興奮能擴大合作，協助加速次世代基於小晶片的設計。Silicon Creations PLL產品線開發總監Pawel Banachowicz。