【財訊快報／記者李純君報導】ASIC及Chiplet設計服務商世芯-KY( 3661 )與鍺矽光子技術廠商光程研創宣布策略合作，雙方將專注開發針對大規模A 加速器垂直擴展（scale-up）與水平擴充（scale-out）應用的超低功耗光子互連平台。

隨著現代AI模型從數十億參數一路躍升至數兆參數，資料傳輸已成為模型訓練與推論中的主要瓶頸。當大型語言模型（LLM）及其他先進神經網路架構必須橫跨上百、上千顆處理器協同運算，晶片間及節點間的頻寬需求將呈現指數級速度增長。根據2025年Ciena發布的全球資料中心網路基礎架構之市調報告，業界預估未來5年（2025-2030）資料中心互連（DCI）的頻寬需求將成長6倍，主要由需要高頻寬與低延遲的AI應用驅動。

現行以銅線為基礎的電氣互連技術，從主動式電纜（Active Electrical Copper，AEC）、外圍組件快速連（Peripheral Component Interconnect Express，PCIe）PCIe到高頻寬記憶體（High Bandwidth Memory，HBM）介面，已難以滿足未來傳輸需求。當傳輸速率超過單通道50 Gbps時，訊號完整性挑戰銳增，需仰賴編碼及錯誤更正機制，且將大幅提高功耗；此外，封裝基板與電路板的線路密度更進一步限制擴展，帶來高成本與散熱難題。相較之下，光子互連能在大幅降低功耗的同時，實現每秒兆位元（Tbps）級效能，為日益增長的AI運算結構提供全新且高可擴充性的解方。

世芯執行長沈翔霖表示：「傳統銅線已成為AI龐大資料吞吐量的瓶頸。我們從供應鏈獲得的訊息一致反映，頻寬、能耗與延遲已成為系統發揮效能的最大障礙。光子互連不僅能突破這些限制，更可同時兼顧效率與可靠性，是推動AI運算進入下一階段的關鍵技術。」

光程研創執行長陳書履指出，要同時兼顧AI的垂直擴展（scale-up）與水平擴充（scale-out），包含小晶片（Chiplet）、CoWoS 先進封裝與光子I/O等的異質整合已不可或缺。透過將光程研創的鍺矽光子技術，與世芯的ASIC設計能量結合，可為AI處理器共同打造超低功耗光子互連平台。

本次策略合作，主要由世芯提供ASIC及Chiplet設計上的專業優勢，結合光程研創在光子領域的技術，推出模組化、超低功耗的光子互連解決方案。借助雙方涵蓋晶圓代工、先進封裝與一線客戶的完整生態體系，此合作有望加速光子互連技術在全球AI資料中心的落地與應用。