• FOPLP是面板進軍半導體的契機  舊設備、新應用 群創養出小金雞
  •   
      
作者:黃俊超     文章出處:先探雜誌   2297期      出刊區間:113/04/26~113/05/02

面板產業已進入紅海時代,不過若擁有扇出型面板級封裝技術,將可有效運用閒置產能,並跨入半導體業務領域。
護國神山台積電(2330)之於台股,也代表著半導體產業之於台灣經濟,上下游搭配得宜,台積電創辦人張忠謀曾經說過,台灣半導體擁有三大優勢,一是人才,大量高品質的工程師;二是人才流動率低,以台積電為例每年離職率僅約四∼五%,遠低於美國七○、八○年代晚期的十五∼二○%,培養人才必須耗費數年時間,流動率若超過十%怎能做出好成績;三是交通方便,高鐵、高速公路通勤迅速。



先進封裝需求高速成長



台灣不僅在晶圓製造領域具有絕對高度優勢,在半導體封裝同樣也擁有領先地位,不過也須留意,根據IDC研究報告顯示,考量地緣政治、技術發展、人才與成本影響,整合元件製造廠(IDM)加速轉向東南亞市場,封測業者也跟進,尤其馬來西亞與越南,預計二○二七年東南亞半導體封裝測試市占率將達十%,台灣占比由二二年的五一%下滑至四七%。

一般來說,封裝技術應該是以密度作為區分,成本高低與其效能成正比,不過由於每一種電子產品,所對應的成本效益考量,以及應用範圍並不相同,如消費性、工業用或企業規模,而非是孰優孰劣,因此,廠商會選擇最適當的封裝方式,而非一昧的只追求最先進的封裝技術,且在各技術之間也並非是互相取代的關係。

晶片大廠Intel創始人之一高登摩爾提出的摩爾定律,積體電路上可容納電晶體數目,約每隔兩年便增加一倍,時至今日,半導體先進製程已來到二奈米,甚至來到一.四奈米或一奈米,後段載板配線精密度也需要跟著提升。由於單一晶片電晶體密度逐漸逼近極限,也使得異質整合概念迅速發展,將不同的晶片透過封裝、堆疊技術整合,進而衍生出各種先進封裝技術。

先進封裝最受市場矚目的是CoWoS,目前仍是供不應求。CoWoS可以分開來看,CoW(Chip-on-Wafer)指的是晶片堆疊,WoS則是(Wafer-on-Substrate)即晶片堆疊在基板上,將晶片堆疊後封裝於基板上,根據排列的形式,分為2.5D與3D,不僅可以減少晶片所需的空間,也有效減少功耗,藉此達到加速運算但成本仍是可控的目標。

全球晶片應用端變化和轉型,是推動先進封裝產業發展的動力,根據研調機構Yole預估,全球先進封裝市場規模,將由二○二二年的四四三億美元,成長至二八年的七八六億美元,年複合成長率為十.六%,而另一方面,傳統晶片封裝市場二二年規模為四七五億美元,預計二八年成長至五七五億美元,也就是至二八年,整體晶片封裝市場預計將會達到一三六○億美元。台積電不僅致力於CoWoS,也是扇出型封裝市場的主導者之一。



FOPLP具產能與成本優勢



Yole也曾預估,全球扇出型封裝市場二○二○∼二六年複合成長率將達十五.一%。整合扇出型封裝是業界研發出相稱的IC封裝技術,根據經濟部產業技術司資料顯示,以晶圓級扇出型封裝(FOWLP)為主,不過因所使用的晶圓設備尺寸,導致製程基板面積受限,經濟部專案支持工研院研發以扇出型封裝為基礎,進一步發展出扇出型面板級封裝(FOPLP)技術。

扇出型封裝異質整合各類晶片,並將被動元件或功率器件(power device)嵌入其中,再以微細銅重佈線路層(RDL)互連形成一個小型化的解決方案,兩個技術各具有適合的應用領域。目前主要應用於車用電子,如功率器件、感測器、通信和計算控制晶片等,也朝向5G/AI、資料中心、穿戴裝置、電源管理晶片、射頻收發器等各種應用發展。

雖然技術系出同門,不過應用面並不相同,根據設備製造商亞智科技報告顯示,FOWLP適合高密度的扇出型封裝,線寬更細,多採用代工廠較精密的制程和設備,應用於I/O數約三○○∼一五○○個的CPU、GPU、FPGA等大型晶片的生產;而FOPLP則聚焦在高功率、大電流的功率半導體產品應用,不需要最先進的制程和設備,也不需要太細的線寬,應用於I/O數約十∼五○○個的APE、PMIC等晶片生產。

在加速生產周期及降低成本雙重考量之下,由於FOWLP技術面積使用率小於八五%,而FOPLP面積使用率則可大於九五%,以十二吋(三○○mm)的晶圓計算,可使用面積僅約為面板廠三.五代線(六二○mm×七五○mm)玻璃基板十五%。統計資料顯示,從八吋(二○○mm)過渡到十二吋,約能節省成本二五%,若從十二吋過渡到面板級,則約節省成本六六%。

面板產業在中國政府扶植下,擁有價格話語權,已成為紅海市場,目前面板廠有許多競爭力偏低,生產經濟效益低落甚至閒置的三.五代產線,藉由設備改造、升級,加上原有的製程經驗,就能夠轉型成具高附加價值的半導體封裝產線。根據Yole估算,二二年FOPLP市場規模約為十一.八億美元,然至二六年,將大幅成長二.七倍至四三.六億美元。



群創尚未量產已傳捷報



各種先進技術都正持續精進,亞智科技指出RDL是FOPLP的成敗關鍵。由於PCB最小線寬尺寸與IC製造端有落差,在晶片面積持續縮小之下,晶片要與PCB板連接,必須透過互聯技術彌補兩者差距,製作高品質的精細線路就是RDL的強項,且RDL層使用了高分子聚合物為基礎的薄膜材料,可以取代矽中介層跟封裝載板,不僅省成本,也降低晶片封裝厚度。

雖然目前FOPLP發展因受制於良率、產量、翹曲及設備投入研發等挑戰,不過我國面板廠群創(3481)一九年起與工研院合作,並於去年SEMICON Taiwan展扇出型面板級封裝的成果,公司表示,利用已經完成折舊攤提的面板廠三.五代產線,設備成本大幅下降,且相較傳統封裝,FOPLP的電阻較低,效率與可靠度較佳,適用高功率輸出產品,又因封裝後載板數量減少,適合微小化應用,具體來說,車用與手機兩個市場相對適合。

面板廠若死守本業,未來營運恐相當辛苦,群創近年來在FOPLP投入資本支出逾二○億元,相較於動輒數百億元的資本支出而言,幾乎是小巫見大巫。根據媒體報導,群創初期在三.五代廠打造RDL-First主要供應通訊產品應用,以及Chip-First針對車用快充所需晶片,並已傳出第一期建置的Chip-First產能雖尚未量產,然已獲得歐洲半導體大廠恩智浦訂單。

  財金影音

更多



270*90
270*90
270*90
270*90
270*90

270*90
270*90